細南南

　　高性能模仿与混杂信号IC引导厂商Silicon Laboratories 本日发布推出业界首款通用时钟缓冲器（clock buffer），可以用单颗IC替换多颗LVPECL、LVDS、CML、HCSL和LVCMOS缓冲器，而无需多个不同格式缓冲器。新型Si533xx系列产品集成常见的时钟树功能，包含时钟分配、时钟复用、时钟分频、格式转换和电平转换。Si533xx系列产品基于专利的低相位噪声时钟驱动器架构，其超低抖动特征可知足最严厉的抖动标准，并存在简化时钟树设计，与其他产品比拟，为设计人员提供更多的抖动余量。Si533xx时钟缓冲器特殊针对通讯、数据核心、无线设施、播送视频和嵌入式盘算运用的需求而设计。

　　Si533xx时钟缓冲器系列产品是Silicon Labs完整时钟产品组合的新成员，对所有高性能利用，客户都能够简化完全时钟树解决方案的设计和采购。Silicon Labs时钟树产品可供给业界最高集成度，并且时钟天生和分配所需的外部器件数目起码。从统一供应商获取所有时钟器件，可能确保端到端机能，免去令人头疼的互操作性，同时也简化客户的供给链治理。

　　其余时钟缓冲器通常仅支撑单一时钟输出信号格局，而且不集成基础的时钟树功效。这种缺点迫使体系设计职员应用多种分破缓冲器、复用器、分频器和电平转换器来满意时钟调配需要，由此增添设计的庞杂性和本钱。Silicon Labs灵巧的高集成度解决计划解决以上问题 coach手拿包，既增长机动性、简化时钟树跟减少设计复杂度，又防止令人头疼的洽购问题。

　　Si533xx时钟缓冲器提供单芯片解决方案，可以替代高达10个不同的LVPECL、LVDS、CML和HCSL缓冲器输出，或高达20个LVCMOS缓存器输出，以及分立的复用器、分频器和电平转换器。Si533xx时钟缓冲器的奇特架构使设计灵活性最大化。时钟输出分成两个独立的区，每个区的信号格式可通过引脚由用户抉择 lv旗艦店，为开发人员提供多种取舍。两个区都具备独立于内核电压的专用电源电压引脚，可启动简略的电压电平转换。器件的通用输入级支持两个差分或单端输入，低噪声2:1输入复用器支持无错误切换，可打消输入时钟切换期间无效脉冲传输到器件输出真个危险。此外，一些Si533xx缓冲器支持独立的输出时钟启动引脚，具备把持灵活性。

　　Si533xx系列产品在保障性能的条件下，提供高集成度和灵活度。Si53302芯片是业界最低抖动的多格式缓冲器（典范值100fs RMS），其性能可与一流的固定格式缓冲器相媲美。此外，器件的2:1输入复用器在时钟输入引脚之间提供60dB以上信号隔离度，使串扰发生的抖动最小化，在须要双输入时钟的应用中保证低噪声运行。片上电源电压调剂可提供极高的电源噪声克制（PSRR）才能，确保FPGA、ASIC、SoC和PHY中稳固的低噪声运行。

　　Silicon Labs副总裁暨时序产品总经理Mike Petrowski表现：“咱们应用立异的混合信号技巧创立时钟缓冲器的全新种别，特别针对令人头疼的时钟树相干问题而设计。Si533xx系列产品从新定义时钟缓冲器功能，包括高集成度、通用并且没有性能丧失的任意格式转换器，为开发人员翻新和简化系统设计提供更大灵活性。”

　　价钱和供货

　　Silicon Labs Si533xx时钟缓冲器现已量产，支持多种封装类型 lv官方網，1万颗采购量时单价为0.8美元起。Si53301/4-EVB开发套件支持Si533xx系列产品，拥有Si53301 2入6出的通用缓冲器/转换器。此开发套件可用于评估所有Si533xx产品性能，易于通过跳线来配置，而无需额定软件。